Návrh, rozvržení, schémata a odstraňování problémů PCB: Kompletní průvodce

PCB Design a rozvržení: Základní principy před nasměrováním jedné trasy

Návrh a uspořádání PCB je proces převodu elektrického schématu na fyzickou desku – umístění součástí, směrování měděných stop, definování vrstvení a příprava výrobních souborů. Kvalita tohoto překladu určuje, zda deska funguje na prvním sestavení nebo tráví týdny v cyklech ladění. Špatná rozhodnutí o uspořádání – nepřiměřené vzdálenosti, nesprávná impedance trasování, nekontrolované zpětné cesty – způsobují poruchy, které nemůže opravit žádný výběr komponent.

Strukturovaná posloupnost rozvržení zabraňuje většině těchto problémů. Standardní pracovní postup je: definovat obrys desky a vrstvení → umístit vysokorychlostní a výkonové komponenty jako první → směrovat kritické sítě (hodiny, diferenciální páry, výkonová letadla) → směrovat stopy sekundárních signálů → spustit kontroly návrhových pravidel (DRC) → generovat soubory Gerber a vrtat. Skočit přímo k frézování bez dokončovacího umístění je jedinou nejčastější příčinou přepracování.

Skládání vrstev a řízení impedance

Pro jakoukoli desku přenášející signály nad 100 MHz nelze řídit průběhy impedance. Standardní 4vrstvé stackup – signál/zem/napájení/signál – poskytuje pevnou referenční rovinu pod všemi vrstvami směrování a udržuje impedanci stopy předvídatelnou. Cílových 50 Ω pro jednostranné trasování a 100 Ω rozdíl pro většinu digitálních rozhraní (USB, HDMI, PCIe). Šířka stopy pro 50Ω mikropásek na FR-4 s 0,2 mm dielektrikem je přibližně 0,38 mm — ale vždy si to ověřte na základě údajů výrobce, protože tloušťka dielektrika a Dk (dielektrická konstanta) se mezi dodavateli liší.

Pravidla pro umístění komponent

Umístění řídí efektivitu směrování a integritu signálu. Klíčová pravidla, která snižují počet iterací rozvržení:

• Umístěte oddělovací kondenzátory do 0,5 mm od napájecích kolíků integrovaného obvodu , na stejné vrstvě, s propojovacím vodičem připojeným k napájecí rovině za kondenzátorem - ne mezi kolíkem IC a krytem.
• Komponenty clusteru podle funkčního bloku: udržujte MCU, jeho krystal a oddělovací kryty pohromadě; oddělené analogové a digitální sekce s fyzickou mezerou nebo hranicí dělené roviny.
• Nasměrujte integrované obvody tak, aby jejich vysokorychlostní signálové porty směřovaly k sítím, ke kterým se připojují, čímž se minimalizuje délka stopy a zabrání se křížení zpětných cest.
• Udržujte vysokoproudové trasy (ovladače motoru, výkonové měniče) mimo citlivé analogové vstupy; přeslechy ze spínací napájecí lišty mohou poškodit hodnoty ADC ve vzdálenosti až 5 mm na stejné vrstvě.

Software pro návrh desek plošných spojů: Výběr správného nástroje

Správný software pro návrh desky plošných spojů závisí na velikosti týmu, složitosti desky a rozpočtu. Všechny moderní nástroje EDA sdílejí společný pracovní postup – schematické zachycení → netlist → rozložení PCB → DRC → výrobní výstup – ale podstatně se liší ve schopnosti směrování, kvalitě knihovny, funkcích spolupráce a integraci simulace.

Pro profesionální hardwarové týmy, Altium Designer zůstává průmyslovým měřítkem pro návrh vysokorychlostních desek s vysokou hustotou – jeho interaktivní router, správa diferenciálních párů a nativní integrace 3D MCAD ospravedlňují náklady na složité projekty. KiCad 7 výrazně uzavřel mezeru pro 4–8vrstvé desky a je nyní výchozí pro hardware s otevřeným zdrojovým kódem. Týmy upřednostňující cloudovou spolupráci a přímou integraci fab stále častěji využívají EasyEDA spárované s JLCPCB pro rychlé prototypové cykly do 72 hodin.

Schematické schéma PCB: Od konceptu obvodu k Netlistu připravenému na rozvržení

Schematický diagram pro PCB je logickou reprezentací elektronického obvodu – definuje každou součást, každé elektrické připojení a každý referenční označení, ale neobsahuje žádné informace o fyzickém umístění. Schéma je smlouva mezi návrhářem obvodu a návrhářem rozložení: každá síť ve schématu musí být na desce správně realizována v mědi, bez neúmyslných spojů a bez chybějících.

Schéma obvodu desky PCB se řídí standardními konvencemi, díky nimž je čitelné napříč týmy a softwarovými platformami:

• Napájecí kolejnice běžet vodorovně v horní části listu; zemnící symboly se spojují ve spodní části. Kladné napěťové kolejnice (VCC, VBUS, VBAT) používají odlišné síťové štítky, které nejsou nikdy sdíleny náhodou.
• Tok signálu pohybuje se zleva doprava — vstupy vstupují zleva, výstupy vystupují doprava. Tato konvence činí schéma čitelné bez vysvětlení.
• Síťové štítky nahradit dlouhé vodiče na vícestránkových schématech. Každý štítek sítě musí být jedinečný a konzistentní – nesoulad mezi stránkami vytváří fantomový otevřený okruh, který DRC nezachytí.
• Oddělovací kondenzátory jsou umístěny vedle integrovaného obvodu, který na schématu oddělují, pomocí samostatného symbolu napájení – to pomáhá konstruktérovi rozložení pochopit, která čepice patří ke kterému kolíku.
• Referenční označení postupujte podle standardních předpon: R (rezistor), C (kondenzátor), U (IC), J (konektor), L (induktor), Q (tranzistor), D (dioda).

Kontroly elektrických pravidel (ERC) ve schématu zachytí většinu chyb v zapojení dříve, než návrh dosáhne rozložení – nezapojené kolíky, kolíky poháněné více zdroji, konflikty napájení. Spuštění ERC na nulu chyb před exportem netlistu je povinné; rozložení nemůže opravit chybu schématu.

PCB Via in Pad: Kdy jej použít a jak to udělat správně

PCB via in pad umístí průchozí díru nebo slepý průchod přímo do SMD land pad součástky, spíše než směruje krátkou stopu z podložky do blízkého via. Tato technika se primárně používá u BGA s jemnou roztečí (balíčky s mřížkovým polem), QFN a dalších komponent, kde je rozteč mezi podložkami příliš těsná na to, aby mohla vést únikovou stopu podél podložky.

Proč Via in Pad zlepšuje vysokorychlostní výkon

Směrování krátké stopy psí nohy z podložky BGA do prokovu zavádí indukčnost a může vytvořit pahýl, který odráží vysokofrekvenční signály. Via in pad tuto stopu zcela eliminuje, snížení parazitní indukčnosti o 30–50 % ve srovnání s 0,5 mm únikovou stopou psí nohy. U rozhraní DDR5, PCIe Gen 4/5 a 10GbE běžících nad 8 GT/s je tento rozdíl měřitelný v okrajích diagramu oka.

Via in pad také umožňuje těsnější únikové směrování BGA – rozteč BGA 0,65 mm má mezi okraji podložky pouze ~0,25 mm, což nemůže pojmout standardní průchod vedle podložky bez porušení pravidel minimálního prstencového prstence a vůle. Via in pad je jediná životaschopná úniková strategie pro balíčky pod 0,5 mm.

Výrobní požadavky

Via in pad vyžaduje specifické zpracování, které zvyšuje náklady. Průchozí hlaveň musí být vyplněno vodivým nebo nevodivým epoxidem a zakryto (pokoveno) před aplikací pájecí masky. Bez náplně pájka během přetavování nasává přes válec, čímž dochází k hladovění spoje a způsobuje přerušovaný kontakt nebo odplyňování. Uveďte „přes plnicí desku“ explicitně ve vašich fab poznámkach – není to výchozí proces. Očekávejte 15–25% přirážku za výrobní náklady u desek typu via-in-pad oproti standardním prostupům.

• U silových a zemních prokovů je preferována vodivá výplň – zlepšuje tepelný a proudový výkon skrz prokov.
• Nevodivá náplň je přijatelná pro signálové průchody a je obvykle levnější.
• Minimální velikost hotového otvoru pro propojovací vložku je typicky 0,1 mm (laserem vrtané mikroprůchody) až 0,2 mm (mechanický vrták), v závislosti na tloušťce desky a omezeních poměru stran.

PCB Thermal Hotspot Map: Identifikace a stanovení koncentrace tepla

Mapa tepelného hotspotu PCB je vizuální analýza rozložení tepla – generovaná buď simulací před výrobou, nebo měřením infračervenou (IR) kamerou na živé desce – která ukazuje, které oblasti desky plošných spojů překračují bezpečné provozní teploty. Hotspoty způsobují zrychlené stárnutí součástí, únavu pájených spojů a přímé tepelné vypínání v integrovaných obvodech řízení spotřeby, MOSFET a lineárních regulátorech.

Tepelná analýza založená na simulaci

Moderní software pro návrh desek plošných spojů s tepelnou simulací (Ansys Icepak, Cadence Celsius, integrovaný tepelný řešič Altium) generuje mapy aktivních bodů aplikací hodnot ztrátového výkonu na každou součást a řešením rovnice vedení tepla přes desku. Požadované vstupy zahrnují komponentu theta-JB (tepelný odpor spoje-deska), pokrytí mědí, hustotu a okolní teplotu plus podmínky proudění vzduchu. Desky s hustotou výkonu nad 5 W/cm² téměř vždy vyžadují simulaci před prvním sestavením – přepracování tepelných problémů po výrobě je nákladné a někdy nemožné bez respirace desky.

Měření IR kamer na živých deskách

U vestavěných desek může FLIR nebo podobná středovlnná IR kamera s rozlišením 320 × 240 nebo lepším vyřešit hotspoty až na jednotlivé podložky QFN, když jsou provozovány ve správné pracovní vzdálenosti. Nechte desku běžet při plném jmenovitém zatížení po dobu alespoň 10 minut před pořízením tepelných snímků – povrchovým teplotám trvá několik minut, než se ustálí, a časné hodnoty podhodnocují špičkové teploty přechodu. Jakákoli povrchová teplota vyšší 85°C za standardních okolních podmínek vyžaduje vyšetřování; mnoho spotřebních součástí je dimenzováno na teplotu skříně 85 °C, což znamená, že teplota vnitřního spoje je již blízko nebo nad limitem.

Řešení rozvržení pro termální hotspoty

Jakmile jsou aktivní body identifikovány, nejúčinnější opravou jsou opravy na úrovni rozvržení:

• Tepelné průchody — Pole vyplněných prokovů pod odkrytou podložkou výkonových integrovaných obvodů vedou teplo do vnitřních měděných ploch. Standardní pole 3×3 via pod tepelnou podložkou QFN snižuje theta-JB o 20–40 % oproti žádnému průchodu.
• Expanze měděného lití — Dvojnásobné zvětšení plochy nalití mědi kolem horké součásti obvykle snižuje povrchovou teplotu o 5–15 °C v závislosti na pokrytí desky mědí a proudění vzduchu.
• Roztírání komponent — Pohybující se komponenty generující teplo od sebe brání tepelnému spojení; dvě rozptylující zařízení do 3 mm tepelně interagují a vzájemně zvyšují svou ustálenou teplotu.
• Oblasti upevnění chladiče — U součástek s trvalým rozptylem přesahujícím 2 W specifikujte oblast desky bez pájecí masky a součástek v blízkosti balení, aby bylo možné připevnit nebo nalepit chladiče.

Jak řešit problémy s PCB: Systematický přístup k ladění

Vědět, jak efektivně řešit problémy s PCB, odděluje inženýry, kteří uzavírají ladicí smyčky v řádu hodin, od těch, kteří tráví dny náhodnou výměnou komponent. Klíčem je použití strukturované izolační metody spíše než hádání – většina chyb PCB je lokalizována do jediného funkčního bloku a systematické měření rychle zužuje doménu poruch.

Krok 1: Vizuální kontrola před zapnutím

Před připojením napájení k nové nebo podezřelé desce zkontrolujte vizuálně a pomocí multimetru. Zkontrolujte pájecí můstky na integrovaných obvodech s jemnou roztečí (10× lupa nebo digitální mikroskop při 40× odhalí můstky neviditelné pouhým okem), ověřte součásti citlivé na polaritu (elektrolytické krytky, diody, integrované obvody s asymetrickými vývody) a změřte odpor mezi napájecími a zemnicími lištami. Odpor pod 10Ω na hlavní napájecí liště před zapnutím znamená zkrat — přivedení napětí na zkratovanou desku riskuje spálení stop a zničení součástí.

Krok 2: Ověření Power Rail

Vyvolejte napájecí lišty v pořadí, začněte hlavním vstupem a postupujte přes každý výstup regulátoru. Ověřte napětí na výstupním kolíku regulátoru a poté na napájecích kolících integrovaného obvodu – pokles napětí mezi těmito dvěma body indikuje odpor stopy nebo průchod se špatným pokovením. Zkontrolujte zvlnění na každé kolejnici pomocí osciloskopu (AC vazba, limit šířky pásma 20 MHz); vlnění přesahující 50 mV od špičky ke špičce na digitálním napájení může způsobit logické chyby, které napodobují chyby firmwaru.

Krok 3: Izolace funkčního bloku

Rozdělte desku na funkční bloky – napájení, MCU, komunikace, periferie – a každý otestujte, pokud je to možné, samostatně. U MCU, který selže nabootovat, nejprve ověřte, že krystalový oscilátor běží (změřte na kolíku XTAL pomocí osciloskopu; plochý signál znamená, že nedochází k oscilacím), poté zkontrolujte, zda se resetovací kolík uvolňuje správně, a poté ověřte ladicí rozhraní SWD/JTAG. Logický analyzátor na sběrnici pomáhá rozlišovat mezi problémy s firmwarem a poruchami hardwaru – pokud jsou přítomny platné signály SPI clock a MOSI, ale MISO je tiché, chyba je za MCU.

Krok 4: Společné signatury chyb PCB

• Přerušovaný reset při zatížení — Podpětí napájecího zdroje během proudových přechodů; zkontrolujte velkokapacitní kapacitu v blízkosti napájecího kolíku MCU a ověřte, že napájecí lišta neklesá pod minimální provozní napětí IC během přepínání GPIO.
• Odběr nadměrného proudu bez výstupu — Blokování v CMOS IC (způsobené narušením ESD nebo sekvenováním napájení) nebo zkratovaným bypass kondenzátorem; izolovat vyjmutím IC z napájecí lišty jeden po druhém.
• Chyby komunikace na vysokorychlostních rozhraních — Nesoulad impedance, útržky nebo chybějící zakončení; ověřit pomocí TDR (reflektometr v časové oblasti) nebo usuzovat z měření očního diagramu na osciloskopu.
• Funkční porucha pouze při teplotě — Součást mimo specifikovaný teplotní rozsah nebo průchozí trhlina, která se otevírá při tepelné roztažnosti; umístěte desku do tepelné komory a sledujte práh poruchy.
• Hodnoty ADC jsou posunuté nebo zašuměné — Rozdělení zemní plochy nebo digitální spínací šumová vazba do analogové reference; ověřte, že AGND a DGND jsou zapojeny do jednoho hvězdného bodu a analogová sekce je izolována od spínacích regulátorů.